BEST AVAILABLE COM

(64) ELECTRONIC DEVICE

• (11) 4-368167 (A) (43) 21.12.1992 (19) JP


(21) Appl. No. 3-170485 (22) 14.6.1991

(71) YAMAHA CORP (72) MASAYOSHI OMURA

(51) Int. CP. H01L25 065, H01L25/07, H01L25/18

PURPOSE: To improve easiness of manufacture and also improve mounting density in an electronic device combining IC chips such as an LSI chip.

CONSTITUTION: A plurality of IC chips 10, 20 are fixed and electrically connected by a plurality of connecting materials with the electrode forming surfaces directioned inside for the face-to-face arrangement. Moreover, electrical terminals such as leads 32 connected to at least one integrated circuit of the IC chips 10 and 20 are led to outside from the space between chips. Each connecting material is formed by protruding electrodes 16, 26 and electrode connecting portion 36. The face-to-face bonding can be done easily by previously providing the protruding electrodes 16, 17, 26, 27 in the chip side or lead side. In addition, a high density mounting can be realized by stacking and bonding a plurality of chip sets 50.



50: chip set

日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-368167

(43)公開日 平成4年(1992)12月21日

Int.Cl.*

獎別記号

庁内整理番号

FΙ

技術表示協所

0 1 L 25/065

25/07

25/18

7220 - 4M

HOIL 25/08

·Z

審査請求 未請求 請求項の数3(全 8 頁)

出願番号

特顯平3-170485

出願日

平成3年(1991)6月14日

(71)出願人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72)発明者 大村 昌良

静岡県浜松市中沢町10番 1 号ヤマハ株式会

社内


(74)代理人 弁理士 伊沢 敏昭

【発明の名称】 電子装置

【要約】

D】 LSIチップ等のICチップを組合せた電子 おいて、製造容易性を改善すると共に実装密度の 図る。

t】 複数のICチップl0,20を電極形成面を にして対向配置した状態で複数の接続体により固定 P電気接続すると共に、ICチップ10及び20の くとも一方の集積回路に接続されたリード32等の **第子をチップ間の空間から外方に導出する。各接続** 突起電極16.26及び電極接続部36等により **ķれる。突起遺憾16.17.26.27等をチッ** 『はリード側に予め設けておくことによりフェース D・フェースで簡単にポンディングを行なえる。ま とのように構成されたデップセット50を複数重ね 貴することで高密度の実装が可能になる。



【特許請求の範囲】

【調求項1】 (a) 一方の主面に第1の集積回路及びこ の回路の複数の電極が形成された第1の集積回路チップ と、(b)この第1の集積回路チップの一方の主面に対 向し且つ接近して配置される第2の集積回路チップであ って、前記第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の電極が前記第1の集積回路の複数の電極に対 応して形成されているものと、(c) 前記第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集積回路デップの対応する電板同士を それぞれ電気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と。(d) 前記第1及び第 2の集積回路チップの間で前記第1及び第2の集積回路 のうち少なくとも一方のものに電気的に接続され、両集 横回路チップの間から外方に導出された複数の電気端子 とをそなえた電子装置。

【請求項2】 (a) 一方の主面に第1の集積回路及びこ。 の回路の複数の電極が形成された第1の集積回路チップ と、(b) この第1の集積回路チップの一方の主面に対 20 向し且つ接近して配置される第2の集積回路チップであ って、前記第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の建極が前記第1の集積回路の複数の電極に対 応して形成されているものと、(c)前記第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集積回路チップの対応する電極同士を それぞれ重気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と、(d)前記第1及び第 2の集積回路チップの間で前記第1及び第2の集積回路 のうち少なくとも一方のものに電気的に接続され、両集 積回路チップの間から外方に導出された複数の電気端子 と、(e) 前記第1及び第2の集積回路チップの間で前 記第1及び第2の集積回路の各一部又は全部を気密封止 するように両集積回路チップの間に介在配置された封止 体とをそなえた粒子装置。

【調求項3】(a)一方の主面に第1の集積回路及びこ の回路の複数の電極が形成された第1の集積回路チップ と、(b)この第1の集積回路チップの一方の主面に対 向し且つ接近して配置される第2の集積回路チップであ って、前記第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の重極が前記第1の集積回路の複数の重極に対 応して形成されているものと、(c) 前記第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集積回路チップの対応する電極同士を それぞれ電気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と、(d) 前記第1及び第 2の果積回路チップの間で前記第1及び第2の集積回路

横回路チップの間から外方に導出された複数の観 とを有するチップセットを複数個そなえ、こno-fo プセットを前記電極が形成された主面とは反相を にて重ね合せ且つ接着したことを特徴とする電子製 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、LSIチップ 数のIC(集積回路)チップを組合せた電子製 し、複数のICチップを栽植形成面を内側にして 置した状態で突起進極等の複数の接続体により固 つ戦気接続したことにより製造容易性を改善する 実装密度の向上を図ったものである。

[0002]

【従来の技術】従来、「じチップを組合せた電子 しては、図15~16に示すようにリードフレー チップ保持部1Aの一主面及び他主面にICチッ び3をそれぞれ製面にて固着すると共に1Cチッ び3の直接をポンディングウイヤ4及び5により れりード1a及び1bに接続し、樹脂体6により ップ2、3、チップ保持部1A、ポンディング 4. 5及びリード1a.1bのチップ近傍部分を ド封止したものが知られている (例えば実開平2) 248号公報参照)。

【0003】また、別の従来装置としては、図1 すようにリード1a.1bから分岐した上下のチャ 持部1A、1Bに図15~16で述べたと同様にし ップ2A及び3Aと2B及び3Bとをそれぞれ固着 と共にこれらのチップをポンディングワイヤ4AK Aと4B及び5Bとによりリード1a. 1bにそれ 接続し、樹脂体6によりICチップ2A、3A、2 3 B、テップ保持部1 A、1 B、ポンディングワイ A. 5A. 4B. 5B及びリードla. 1bのチャ 傍部分をモールド封止したものが知られている (6) 報参照)。

[0004]

【発明が解決しようとする課題】図15~16の# 置によると、2チップを重ねて結合したことで需要 の向上が可能であるが、製造が容易でないという間 がある。すなわち、ICチップ2及び3はいずれも 形成面を外側に向けた状態でチップ保持部1AにL られるため、戯極形成面やポンディングワイヤを問 ないよう特別の注意を払って取扱う必要があり、お 方のICチップ2についてワイヤポンディングが終 た後他方のICチップ3についてワイヤポンディン 行なうときはしCチップ2の電極形成面やポンデ ワイヤを傷つけないよう保護するのが容易でない。 【0005】また、図17の装置によると、図1 6 の装置と同様の問題点がある他、組立作業に対 葉性を良くするためチップ保持部1A及び1Bの のうち少なくとも一方のものに意気的に接続され、両集 50 広くとる必要があり、外形が大型化する不動針

2 チップの間から外方に導出された複数の**意**知

するテップセットを複数個そなえ、これらの0006】この発明の目的は、製造容易で実芸密度の トを前記電極が形成された主面とは反対側の帽子装置を提供することにある。 つ台せ且つ接着したことを特徴とする電子装**0**07]

つ詳細な説明】

11]

髪の向上を図ったものである。

ぇびリード 1 a. 1 bのチップ近傍部分を表えている。 」たものが知られている(例えば実開平2 D 0 8】このような構成において、複数の電気端子 公報参照)。

)3]また、別の従来装置としては、図1 を統体とは別の突起電極等から導出してもよい。 こリード la. lbから分岐した上下のチ 09]この発明の構成にあっては、第1及び第2 これらのチップをポンディングワイヤ4A及体を配置してもよい。 :及び5 Bとによりリード1 a. 1 bにそ 10]また、上記のように第1及び第2の集積回 :モールド封止したものが知られている(風でもよい。

4]

特別の注意を払って取扱う必要があり、特厚さが薄くなり、実装密度が向上する。 チップ2についてワイヤボンディングが終12】その上、上記したように2つの集積回路チ 傷つけないよう保護するのが容易でない。とができる。 5】また、図17の装置によると、図15 13】さらに、上記したように複数のチップセッ

題を解決するための手段】この発明による電子装置 (a) 一方の主面に第1の集積回路及びこの回路の 上の利用分野】この発明は、LSIチップ等の意極が形成された第1の集積回路チップと、 こ(集積回路)チップを組合せた電子装置 この第1の集積回路チップの一方の主面に対向し スのICチップを電極形成面を内側にして^地接近して配置される第2の集積回路チップであっ ・ で態で突起電極等の複数の接続体により固定的記第1の集積回路チップの一方の主面と対面する 10 **衰続したことにより製造容易性を改善するとの主面には第2の集積回路が形成され且つこの回路** 版の電極が前記第1の集積回路の複数の電極に対応 形成されているものと、 (c) 前記第1及び第2の ○技術】従来、ICチップを組合せた電子報2路チップを前記対向し且つ接近した配置状態に固 図 $15\sim16$ に示すようにリードフレー48と共に両集積回路チップの対応する電極同士をそ R持部 I Aの一主面及び他主面に I C チッ <mark>小電気的に接続するように両集積回路チップ間に介</mark> うれぞれ裏面にて固着すると共に1Cチッ <mark>複された複数の接続体と、(d)前記第1及び第2</mark> は極をポンディングワイヤ4及び5により
は回路チップの間で前記第1及び第2の集積回路の ・1 a及びlbに接続し、樹脂体6により 少なくとも一方のものに違気的に接続され、両集積 3、チップ保持部1A、ポンディング・ケップの間から外方に導出された複数の電気端子と

E数の接続体から導出してもよいし、あるいはこれ

○ 1 Bに図15~16で述べたと同様に 製回路チップの間で第1及び第2の集積回路の各一 ・ √及び3Aと2B及び3Bとをそれぞれ固考全部を気密封止するように両集積回路チップの間

併脂体 6 により I C チップ 2 A、 3 A、 ↓ ブ、複数の接続体、複数の電気端子等を組合せた .. 4B. 5B及びリード 1a. 1bのチャ成された主面とは反対側の主面にて重ね合せ且つ

11]

🛙 この発明の構成によれば、第1及び第2の集積 ·解決しようとする課題】図15~16の と、2チップを重ねて結合したことで実<mark>業</mark>スで接続するので、電極形成面等の損傷を回避す :可能であるが、製造が容易でないという<mark>に</mark>容易であり、しかもフェースダウンポンディング すなわち、ICチップ2及び3はいずれもり簡単に接続作業を行なえる。また、2チップを 外側に向けた状態でチップ保持部1.Aに取接近させて電極接続を行なうので、実質的に1.F 40め、 14 極形成面やポンディングワイヤを構の占有面積で足りると共に図15~16のものに

の I Cチップ 3 についてワイヤポンディーに対止体を設けると、信頼性を向上させることが きはICチップ2の電極形成面やポンディ 所望により封止用のパッケージを省略又は簡略化

と同様の問題点がある他、組立作業についまで形成面とは反対側の面で重ね合せて接替する **■**フプセット間の距離を接着材層の厚さ程度にまで 幅に向上する。

[0014]

【実施例】図1は、この発明の一実施例による電子装置 としてのチップセット 5 0の断面構造を示すものであ り、このチップセット50は、突起電極16、17専を 有する第1のICチップLOと、突起耄極26,27等 を有する第2のICチップ20と、リード32、竜極接 続郎36.37等を育するリード保持郎30とをそなえ ている。

【0015】 1 Cチップ10は、閏2に一例を示すよう にシリコン等の半導体基板10Aの一方の主面に所望の 集積回路11及びこの回路の多数の突起を返16.1 7. 18a. 18bを形成したものである。ここで、突 起車極16は、チップ間接続兼外部導出用のもの、突起 遺極17は、チップ間接続専用のもの、突起遺極18 a.18bは、チップ間接続の機械的強度を増すための ダミー電極(通電しない電極)である。なお、突起電極 17. 18a. 18bは場合によっては省略してもよ

【0016】各突起電極は、一例を突起電極16につい て図3に示すように形成される。すなわち、基板10A の表面を覆うシリコンオキサイド等の絶縁膜12の上に 突起電極16の下地となる電極を形成した後、この下地 電極の上にメッキ法、ハンダ法、転写パンプ法等の公知 の方法により突起電極16を形成する。下地電極は、例 えば第1及び第2の金属層13及び15を保護絶縁膜1 4の接続孔を介して積層して成るもので、絶縁膜12の 上に金属層13を覆って絶縁膜14を形成した後、絶縁 膜14に接続孔を形成し、この接続孔を介して金属層1 3に接続されるように金属層15を形成することにより 得られる。第1の金属層13は、集積回路11の配線に 接続されているもので、例えばAI又はAI合金からな る。また、第2の金属層15は、耐腐食性及び耐酸化性 を有すると共に第1の金属層13及び突起電極16と密 着性(ぬれ性)が良い金属(例えばTi、Ni、Cr、 Cu、Pd、Au、Pt等)からなるものである。な お、耐酸化性や密管性を一層向上させるために第2の金 属層15を多層構造にしてもよい。

【0017】ICチップ20は、上記したICチップ1 0 と同様に構成されるもので、一方の主面には図2に示 したのと同様の集積回路 が形成され且つこの回路の2 6, 27等の多数の突起電極が図2の突起電極16, 1 7、18a、18b等に対応して形成されている。 [C チップ10及び20のサイズは、ほぼ同じに示してある が、異なっていてもよい。

【0018】リード保持部30は、図4~5に一例を示 すようにキャリアテープ31を用いて製作される。キャ リアテープ31は、ポリイミド等の樹脂からなるもの 必要があり、外形が大型化する不都合をlacksquareできるので、図17のものに比べて実装密度が大 $oldsymbol{\it 30}$ のリード32が設けられている。また、中央孔33カ樹

囲には、多数の電極接続部36、37、38a、38bが設けられており、各電極接続部は、図5に示すようにキャリアテープ31の一方の主面から他方の主面に貫通するように形成されている。

【0019】電極接続部36は、チップ間接続兼外部導出用のものであり、それぞれリード32に接続されている。電極接続部37は、チップ間接続専用のもの、電極接続部38a、38bは、前述のダミー電極18a、18bとそれぞれ接続されるものである。電極接続部38a、38bについては、チップ間接続が不要であるたが、キャリアテーブ31の両主面間を貫通した形にせず、各主面毎に独立の接続部を形成してもよい。なお、電極接続部37、38a、38bは場合によっては省略してもよい。

【0020】リード32及び各種植接続部は、例えばCu等の金属からなり、その表面には金、スズ等がメッキされている。これは、突起電極とのぬれ性を良くするためと、放化されやすい銅の表面を保護するためである。

【0021】キャリアテープ31には、中央孔33の他に、リード露呈孔34a~34d及び送り孔35A、35Bが設けられている。中央孔33は、キャリアテーブ31の湾曲時にチップ面に当る部分をなくすためのもので、チップ面に当るおそれがないときは省略してもよい。リード露呈孔34a~34dは、リード32の切断及び折り曲げを容易にするためのもの、送り孔35A、35Bは、キャリアテープ31を巻取ったり、チップポンディング時に位置決めに用いたりするものである。

【0022】リード保持部30は、キャリアテープ31を切断線39に沿って切断することにより同テープから分離される。通常は、このような分離作業に先立って130 Cチップ10、20をリード保持部30にポンディングする。

【0023】チップボンディングにあたっては、図1に示すように1Cチップ10及び20をリード保持部30に対してフェース・トウ・フェースにて加熱・圧着する。キャリアテープ31をポリイミド等の耐熱性ある財脂で形成しておけば、300~350でまで変質せず使用できるため、加熱を十分に行なうことができ、突起電極をハンダで形成しても容易に溶融・接着を行なえる。なお、1Cチップ10及び20の接着は、同時でもよい 40し、別々でもよい。

【0024】チップポンディングの後、キャリアテープ31からリード保持部30を切断・分離すると、図1に示すようなチップセット50が得られる。このようなチップセット50では、ICチップ10及び20の集積回路が並列接続されることになるが、各チップ毎に独立に集積回路を動作させるためには、次の(イ)又は(ロ)のいずれかの方法を採用することができる。

【0025】(イ) 【Cチップ10又は20において少なくとも1つのリードに対する違気接続を切断又は非接 50

続状態としておくことにより各チップを異なるリーにて動作させる。

【0026】 (ロ) 【Cチップ10及び20のうちくとも一方のものに特別な信号に応答して該一方のを動作可能とする回路を予め集積化しておく。

【0027】図6は、チップセット50の取付構造 例を示すものである。10チップ10、20及びリー 保持部30を含むチップセット50は、電気端子と の多数のリード32が四方に導出されている。配理 (又はパッケージ基板) 40の一主面には、リード に対応して多数の配線層42が設けられると共にる 層毎にポンディングパッドとしての電磁層44が設け れている。各リード32は、対応する配線層42の 44に熱圧着等により接続される。チ

【0028】チップセット50上には他のチップセ を選ねて配置し、そのリードを基板40上の配線を 続してもよい。また、チップセット50の上下の配 ヒートシンクを接触して配置することもでき、この にすれば発熱量の多い集積回路にも十分に対処する ができる。

【0029】図7は、チップセットを収納したパッジ構造の一例として複数のチップセットをPGAグリッドアレイ)パッケージに収納した構成を示すである。

【0030】パッケージ基板60には、中央部を取りように例えば3段階的に複数のピン64A、64日 4Cが設けられており、2及び3段目のピン64日 4Cは基板60上で絶縁枠62B、62Cをそれぞり通して各々の枠の上部に現われるように配置されりる。

【0031】基版60の中央部には、図1に示したりな例えば3つのチップセット50A、50B、50 重ねて配置される。チップセット50Aは下面におり、基版60の表面に接登付層66aにより接着されるといるリード52Aが1段目の対応するピン64Aのにおいてチップセット50Bは下面及びでいること共に各リード52Bが2段目の対応すると共に各リード52Bが2段目の対応するとも1Bの内方端部に接続される。チップセット50ラ各リード52Cは3段目の対応するピン64Cの内対に接続される。

【0032】 基板60上には、チップセット50A対 0C、ピン64A~64C、絶縁枠62B、62C 列シ 履うようにキャップ68が配置される。キャップ6ど)下端部を接着材限66dにより基板上面に固着する。によりキャップ内の物体が気密封止される。なお 14 日 66a~66dとしては、財船、ハンダ、イン5 等のうち任意のものを用いることができる。

【0033】上記実施例において、リード保持

非させる。

,26] (ロ) 【Cチップ10及び20のうち」ともできる。

:可能とする回路を予め集積化しておく。

(のリード32が四方に導出されている。配数とである。

然圧著等により接続される。

28】 テップセット50上には他のチップセ036】 1 C チップ 7 O は、図 9 に一例を示すよう 3.

各々の枠の上部に現われるように配置されに得られる。

記憶される。チップセット50Aは下面に排止用金属部が形成されている。 そぎれる.

うにキャップ68が配置される。キャップ6秒を用いる。

を接着材層66dにより基板上面に固着する 39】各配線層92の両端部には、密管性を増す 5任意のものを用いることができる。

3としておくことにより各チップを異なるリーは、キャリアテープ31から分断した部材を用いる に、アルミナ等のセラミック板、樹脂等の薄板を用

」一方のものに特別な信号に応答して該一方の№34】図8は、この発明の他の実施例によるチッ ット100を示すもので、このチップセットの特徴 :2.7] 図.6 は、チップセット5.0 の取付構造 1.に突起電極及び配線層(電気端子)を育する配 ミすものである。1Cチップ10、20及びり 神部をリード保持部の代りに用いるようにしたこと ₹30を含むチップセット50は、電気端子とり、第2に1Cチップ間に封止体を配置するように

:バッケージ基板)40の一主面には、リード 35】チップセット100は、メタルシール部9 - して多数の配線層42が設けられると共に計 配線層92、突起電極94、95、104、10 ポンディングパッドとしての遺極層 4 4 が設計止用突起部 9 6、 1 0 6、 遺極接続部 1 0 1、 1 - る。各リード32は、対応する配線層42の 突起連結部103等を有する配線保持部90と、 **ドップ70、80とをそなえている。**

. て配置し、そのリードを基板40上の配線層体基板70Aの一方の主面に所望の集積回路71 もよい。また、チップセット50の上下の画の回路を取囲む封止用金属部76と、回路71の シンクを接触して配置することもでき、これ接続された多数の電極(ポンディングパッド)で ば発熱量の多い集積回路にも十分に対処す。手形成したものである。各電極75は、チップ間接 29】図7は、チップセットを収納したパッ6は、互いに同様の積層構造を有するもので、図 の一例として複数のチップセットをPGA ★ベた下地電極と同様にして図10に示すように形 ドアレイ)パッケージに収納した構成を示する。すなわち、基板70Aの表面を覆う絶録膜7 上にAI又はAI合金等の第1の金属層73と、接

3 0】 パッケージ基板 6 0 には、中央部を助育する保護絶縁膜 7 4 と、金属層 7 3 及び突起電 例えば3段階的に複数のピン64A、64P5のいずれとも密着性の良い第2の金属層75A 設けられており、2及び3段目のピン64重次に形成することによりいずれも金属層73.7 昼坂60上で絶録枠628.62Cをそれ持積層した構成の電極75及び封止用金属部76が

37】ICチップ80は、上記したICチップ7 3 1】 基板 6 0 の中央部には、図 1 に示した。様に構成されるもので、一方の主面には図 9 の 7. £3つのチップセット50A.50B.50 ┏5.76にそれぞれ対応して集積回路、多数の重

Oの表面に接着村層66aにより接着される381配線保持部90は、図11~12に一例を ード52Aが1段目の対応するピン64Aのように柔軟性のあるキャリアテープ91を用いて製 接続される。チップセット50Bは下面及2**43。**キャリアテープ91は、ポリイミド、ペーク **てテップセット50Aの上面及びチップセッ♪. エポキシ等の樹脂からなり、一層形式又は多層** 下面にそれぞれ接着材層66b、66cには多数の配線層92が形成されている。配線層92 ると共に各リード52Bが2段目の対応す**様**線金属をメッキ法、蒸蓄法等で被着した後ホトリ の内方滑部に接続される。チップセット50k7イ処理によりパターニングする方法、あるいは 40 ドラ2Cは3段目の対応するピン64Cの内をスクリーン印刷する方法等により形成される。

92の材料としては、テープ91の樗曲や折り曲 3 2】 基版60上には、チップセット50小応できるようある程度の柔軟性や展性を育するも ピン6 4 A ~ 6 4 C、絶録枠6 2 B、6 2 CMXばA I、C u あるいはこれらの合金、A u、T

デャップ内の物体が気密封止される。なお、193を介して(又は介さずに)突起電極94、9 う a ~ 6 6 d としては、財船、ハンダ、ペナ dされ、これらの突起遺極の反対側にもそれぞれ 🐗 🛘 104. 105 が形成される。 突起数極 94.

きれたりするものであり、突起電極95、105は1C チップ80.70とそれぞれ接続されるものである。突 起電極94と95及び104と105は、それぞれ電極 接続部101及び102により相互接続される。突起電 極94.95.104.105は、ハンダ法、メッキ法 等により形成されるもので、例えば300~350℃以 下で溶融スは軟化する金属からなる。

【0040】メタルシール部91Aは、高温で樹脂から ガスが排出されるのを防ぐためのもので、配練層92と 10 同様の材料で同様にして形成される。メタルシール用金 属層91aには、密封性を上げるため他の金属を蒸着又 はメッキしてもよい。メタルシール部91Aの外周に相 当する突起連結部103は、101等の倉極接続部と共 通のプロセスで形成される。また、突起運結部103の 両側には、封止用突起部96.106が104等の突起 竜極と共通のプロセスで形成される。 このようにメタル シール部91A、突起連結部103、封止用突起部9 6、106を配線層92、電極接続部101、突起電極 9 4 とそれぞれ共通のプロセスで形成すると、工程が簡 単となる利点が得られるが、別プロセスで形成すること

【0041】ICチップ70及び80は、リード保持邸 30について前述したと同様に配線保持部90に対して 図8に示すようにポンディングされる。このとき、封止 用突起部96、106が1Cチップ70、80の76等 の封止用金属層に固着されるので、これらのチップの7 1等の集積回路は、チップ70、80、メタルシール部 91A、突起部96、106等により気密封止される。 このように構成されたチップセット100は、パッケー 30 ジ等の封止器を省略するか又は簡素化することができ å.

【0042】チップポンディングの後、図11に示す切 断線97に沿ってキャリアテープ91を切断することに より同テーブからICチップ70.80を有する配線保 持部90(すなわち図8のチップセット100)を分離 する.

【0043】図13は、回路基板へのチップセットの取 付構造の一例を示すものである。回路基板110の一方 の主面には、多数n個のチップセット取付部112 (1)~112 (n) が並設されると共に、CPU (中 央処理ユニット)等のICチップ114が設けられてい る。図8に示したようなICチップ100(1)~10 0 (n) は、100 (1) について代表的に示すように 突起電極94.104側の端縁にてチップセット取付部 1 1 2 (1) ~ 1 1 2 (n) にそれぞれ直立状に取付け られる.

【0044】チップセット100 (1) ~100 (n) は、取付けの前又は後に重ね合わされた状態で財脂、低 **融点ハンダ、ペースト等の接着材層116a,116b** $oxed{3}$ 上記実施例において、リード保持 $oxed{sol}$ は、故障診断に使用されたり、回路基板等に接続。 $oxed{50}$ ・・・により接着される。この結果、高密度の実装が可 能となる。

【0045】一例として、チップセット100(1)~100(n)を半導体メモリのチップセットとすれば、小型で大容量の記憶装置を実現することができる。この場合、各チップの基版への配線長が短いため配線による信号遅延が少なく、高速動作が可能である。従って、かような記憶装置は、CPUのメインメモリ等として用いるに好適なものである。

【004.7】チップセット50aの特徴は、第1に1C チップ10.20の突起電極17.27を直結したこと であり、第2に外部への電極導出を一方のチップ10の 突起電極16からリード32により行なうようにしたこ とである。この場合、突起電極16は、外部導出専用と なり、突起電極17.27は、チップ間接続専用とな る。また、リード32は、図15に示したようなリード フレーム又は中央部に孔を設けたキャリアテープを用い 20 るなどして容易に形成可能である。

【0048】チップセット50aにあっては、図8~12に示した封止構造を採用することもできるが、別の方法として、ICチップ10及び20の間に樹脂等を注入し、硬化させるなどして封止用絶縁体120を介在配置してもよい。

[0049]

【発明の効果】以上のように、この発明によれば、第1 及び第2の集積回路チップを対向・接近させた状態で複数の接続体により固定し且つ電気接続するようにしたの30で、製造容易で実装密度の高い電子装置を実現可能となる効果が得られるものである。

【0050】また、第1及び第2の集積回路チップの間に対止体を介在配置すると、パッケージを用いなくても 信頼性の向上が可能となる効果が得られる。

【0051】さらに、演数のチップセットを載極形成面と反対側の面で重ね合せ且つ接着すると、実装密度が大幅に向上する効果も得られる。

【図面の簡単な説明】

【図1】 この発明の一実施例によるチップセッ す断面図である。

【図 2】 図 1 の構成における I C チップの斜視図 る。

【図3】 図2のA-A 線に沿う断面図である。

【図4】 図1の構成に用いるキャリアテーブの制である。

【図5】 図4のB-B 線に沿う断面図である。

【図 6】 図 1 のチップセットを配線基板に取付け 10 態を示す斜視図である。

【図 7】 図 I のチップセットを複数組合せてパッジに収納した状態を示す断面図である。

【図 8】 この発明の他の実施例によるチップセッ 示す断面図である。

【図9】 図8の構成におけるICチップの斜視図 る。

【図10】 図9のC-C、線に沿う断面図である。

【図 1 1 】 図 8 の構成に用いるキャリアテーブの 図である。

20 【図12】 図11のD-D 線に沿う断面図である 【図13】 図3のチップセットを配線基板に取付け 状態を示す断面図である。

【図14】 この発明の更に他の実施例によるチッットを示す断面図である。

【図 1 5】 従来の電子装置の一例を示す斜視図。

【図16】 図15のX-X 線に沿う断面図である 【図17】 従来の電子装置の他の例を示す断面図 る。

【符号の説明】

10.20.70.80:1Cチップ、16.17 6.27.94.95.104.105:突起電極 0:リード保持部、32:リード、36.37. 1.102:電極接続部、50.50A~50C. a.100.100(1)~100(n):チップト、90:配線保持部、92:配線層、96,10 封止用突起部、103:突起連結部、120:封止月 緑体。

[31]

20 (1c + + 7)

20 (1c + + 7)

27

27

37


36(**Math to)

16(**Refin)

10 (1c + + 7)


/¹⁰ /¹⁷ /¹⁶ /¹⁹


[23]



[2] 1 1]









[図13]

(図14)








[図17]



(図16)







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ other:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.